台积电OIP西门子AI赋能DRC设计提速2倍！

近年来，随着半导体产业的飞速发展，芯片设计的复杂性日益提升，其中设计规则检查（Design Rule Checking, 简称DRC）环节，因其耗时性与高要求，已成为芯片研发流程中的一个关键瓶颈。新媒网跨境了解到，在2025年台积电开放创新平台（OIP）论坛上，西门子EDA（Siemens EDA）以“AI驱动DRC生产力优化”为主题的演讲，展示了人工智能如何赋能这一核心环节，带来革命性变革。此次演讲由西门子EDA Calibre产品管理高级总监David Abercrombie，携手美国芯片巨头AMD的专家Stafford Yu和GuoQin Low共同发表，详细阐述了西门子EDA与台积电、AMD在提升DRC签核（sign-off）流程中的理解、修复、调试和协作效率方面的协同进展。

西门子EDA全新AI工作流程系统亮相

演讲开篇，西门子EDA介绍了其全新推出的AI工作流程系统，旨在全面提升整个电子设计自动化（EDA）生态系统效率。该系统深度整合了知识捕获、下一代调试平台、AI辅助调试以及自动化修复功能，最终目标是优化DRC签核流程，确保芯片设计在制造前符合所有工艺规则。

该系统的核心是西门子EDA AI系统，一个开放且安全的技术平台，既可部署在企业内部服务器，也能在云端运行。它内置了生成式AI（GenAI）界面、一个庞大的知识库以及一个数据湖，后者汇集了西门子EDA的内部数据、Calibre工具的专属数据以及客户的自定义输入。通过大型语言模型（LLMs）、机器学习（ML）模型和数据查询API的驱动，该系统为Calibre、Aprisa和Solido等一系列工具提供智能解决方案。其优势包括简化的安装流程、灵活的客户集成能力，并为各种辅助工具、推理引擎和智能代理提供支持。值得注意的是，该基础设施确保了AI工具在客户自有硬件上运行，从而有效保障了数据安全，并显著加速了工作流程。

提升用户理解效率：AI文档助手与Calibre RVE检查助手

新媒网获悉，西门子EDA在新系统中将提升用户理解力作为重要突破口，主要体现在AI文档助手（AI Docs Assistant）和Calibre RVE检查助手（Calibre RVE Check Assist）两大功能上。AI文档助手允许用户通过浏览器或集成的图形用户界面（GUI）查询西门子EDA工具的说明文档，并能即时获得基于检索增强生成（RAG）技术提供的答案及引文。它支持特定工具和版本，可纳入公司内部文档，并持续收集用户反馈以优化服务。该助手与Calibre的结果查看环境（RVE）以及Vision AI深度集成，极大地简化了知识获取的流程。

与AI文档助手相辅相成的是Calibre RVE检查助手，它利用台积电的设计规则手册（DRM）数据，将精确的规则描述和专用图像直接嵌入到RVE中。这一功能有效提升了设计人员对规则检查的理解，进而改善了调试体验和生产力。此外，RVE检查助手还引入了用户注释功能，方便内部知识共享：设计人员可在RVE中捕获修复建议和图像，并将其存储到EDA AI数据湖中的中央数据库。这个共享存储库使得组织内部能够进行统一审查，通过整合集体智慧来优化DRC修复流程。

自动化修复：Calibre DesignEnhancer

在自动化修复方面，演讲详细介绍了Calibre DesignEnhancer工具。这是一款基于分析的工具，主要用于对已布线（post-routed）设计进行签核DRC清洁的修改。它包含多个功能模块，例如DE Via模块，旨在最大化过孔（via）插入，以降低IR压降并增强设计的鲁棒性；以及DE Pge模块，通过添加Calibre nmDRC清洁的互连线来优化电源网络（power grids），提升电迁移（EM）和IR性能。该引擎支持LEF/DEF格式，并可输出增量、完整或ECO DEF文件，与布局布线工具无缝集成。

Calibre DesignEnhancer的基础架构能够处理简单和复杂的金属规则，例如间距（如M.S., V#.S.）、包围（如M.EN., V.EN.）以及禁止图案（如EFP.M., EFP.V.），并能考虑连接性和规则依赖性。例如，该工具可以精确地扩展或修剪边缘以解决端到端间距违规，充分展示了其在布局上下文中的高精度修复能力。

借助Calibre Vision AI实现高效调试

对于调试环节，Calibre Vision AI旨在解决全芯片集成中的严峻挑战，例如面对数十亿条违规信息时导航缓慢、视角受限等问题。该工具通过“左移”（shift left）策略，即在设计流程早期识别并解决问题，从而实现Calibre清洁的解决方案。其核心功能包括：通过智能分组实现高效调试（例如，将不良过孔阵列或填充重叠进行分组），以20倍的速度进行全芯片分析（将71GB的数据库压缩至1.4GB，实现即时加载），以及通过书签、ASCII RDB导出和HTML报告实现跨团队协作。与西门子EDA AI系统的整合，进一步为工具操作、数据推理和知识获取增添了自然语言处理能力。

AMD的实践佐证

美国芯片巨头AMD的实践经验，有力证明了Calibre Vision AI的实际效用。在一个包含6亿个错误和3400项检查的设计项目中，Vision AI将这些错误智能分组为381个信号，使得根本原因分析速度提升了2倍。通过热图分析，系统能够清晰揭示系统性问题，例如填充物与时钟单元的重叠或断路器单元中CM0的缺失，从而显著缩短了芯片设计周期。

行业展望

西门子EDA、台积电与AMD之间的紧密协作，充分印证了人工智能在DRC领域所发挥的变革性作用。通过全面提升工作流程效率、加深理解、优化修复策略、加速调试过程以及加强团队协作，这些先进工具预计将带来显著的生产力提升，有望大幅缩短芯片设计周期，并有效增强芯片产品的可靠性。在全球半导体工艺节点持续进步的背景下，此类创新对于在高竞争行业中保持技术领先和市场优势至关重要。

新媒网（公号: 新媒网跨境发布），是一个专业的跨境电商、游戏、支付、贸易和广告社区平台，为百万跨境人传递最新的海外淘金精准资讯情报。

本文来源：新媒网 https://nmedialink.com/posts/tsmc-oip-siemens-ai-boosts-drc-design-2x.html