全球半导体SPHBM4标准。AI芯片容量将翻4倍！

全球半导体存储领域，一场旨在优化高性能内存（HBM）成本效益与集成灵活性的技术革新正悄然推进。新媒网跨境获悉，负责制定行业标准存储规范的联合电子器件工程委员会（JEDEC）即将完成一项名为SPHBM4的新内存标准最终规范。这项标准旨在以“窄”的512位接口，提供HBM4级别的带宽，同时实现更高的容量，并通过与传统有机衬底兼容，显著降低集成成本。如果这项技术得以广泛应用，它将填补现有HBM市场中的诸多空白，但它并不会取代GDDR内存的主导地位。

众所周知，高带宽内存（HBM）凭借其1024位或2048位的宽接口，在性能和能效方面展现出无与伦比的优势。然而，这种宽接口也占据了高端处理器中宝贵的硅片面积，从而限制了每个芯片上HBM堆叠的数量，进而影响了AI加速器所支持的内存容量。这不仅制约了单个加速器的性能，也对使用这些加速器的大型集群整体能力构成了挑战。

SPHBM4：标准封装下的HBM创新

标准封装高带宽内存（SPHBM4）正是为了解决上述问题而生。该标准通过将HBM4内存接口宽度从2048位缩减至512位来实现，同时利用4:1串行化技术以保持HBM4级别的带宽。JEDEC目前尚未明确“4:1串行化”具体是指将数据传输速率从HBM4的8 GT/s提升四倍，还是引入一种全新的编码方案以提高时钟频率。但其核心目标清晰：在512位接口下，仍能实现HBM4的总带宽水平。

外媒报道，美光（Micron）正与台积电（TSMC）合作，目标在2027年推出HBM4E产品。而另一内存巨头SK海力士（SK hynix）也已公布了其直至2031年的DRAM开发路线图，显示了存储行业在HBM等先进技术上的持续投入。同时，JEDEC也表示SOCAMM2标准即将完成，这些都预示着内存技术正在经历多维度的快速演进。

SPHBM4封装内部将采用行业标准的基座芯片。该基座芯片可能由代工厂采用逻辑工艺制造，其主要作用在于连接HBM4 DRAM芯片。值得注意的是，将“宽”的DRAM集成电路布线到“窄”的基座芯片上，可能会在密度和时钟同步方面带来挑战，因为DRAM的走线可能较慢，而基座芯片自身的走线则可能较快。不过，SPHBM4将使用标准的HBM4 DRAM芯片，这在一定程度上简化了控制器开发（至少在逻辑层面），并确保了每个堆叠的容量与HBM4和HBM4E保持一致，最高可达每个HBM4E堆叠64 GB。

从理论上看，这意味着SPHBM4的内存容量相较于HBM4可以实现四倍的增长。然而在实际应用中，AI芯片开发商更倾向于在内存容量、计算能力以及芯片的多功能性之间寻求平衡，尤其是在每代新工艺技术下，硅片面积成本日益攀升的背景下。

SPHBM4能否撼动GDDR7的市场地位？

有观察人士可能会疑问，为何不将SPHBM4内存应用于游戏GPU和显卡，以期在相对适中的成本增幅下，获得比GDDR7或潜在的PAM4编码GDDR7X更高的带宽。

SPHBM4在设计之初，就以提供HBM4级别的带宽为核心目标，其根本工程理念是将性能和容量置于首位，而非成本或功耗。

尽管SPHBM4的成本低于HBM4或HBM4E，但它仍然需要堆叠的HBM DRAM芯片。这些芯片在物理尺寸上通常更大，因此比普通DRAM集成电路更为昂贵。此外，SPHBM4的生产还需要接口基座芯片、硅通孔（TSV）工艺、已知良好芯片（KGD）流程以及先进的封装组装技术。这些环节在成本构成中占据主导地位，且与商品化的GDDR7相比，其规模化生产的成本效益并不高。GDDR7受益于庞大的消费和游戏市场需求，拥有巨大的出货量，其封装相对简单，且PCB组装技术成熟。

因此，用单个先进的SPHBM4模块取代多个GDDR7芯片，并不能保证成本降低，反而可能导致成本上升。

实施细节中的艺术

尽管512位内存总线仍是一个复杂的接口，但JEDEC指出SPHBM4支持在传统有机衬底上进行2.5D集成，无需昂贵的硅中介层（interposer），这显著降低了集成成本，并有望拓展设计灵活性。同时，凭借行业标准的512位接口，SPHBM4有望通过标准化带来的规模效应，实现比依赖UCIe或专有接口的C-HBM4E解决方案更低的成本。

相较于基于硅的解决方案，有机衬底的布线允许SoC与内存堆栈之间更长的电气通道长度。这潜在地缓解了大型封装中的布局限制，并使得在封装附近容纳比目前更多的内存容量成为可能。然而，新媒网跨境了解到，通过传统衬底实现3084位内存接口（连同数据线和电源线）的布线仍面临挑战，具体的实施效果有待进一步观察。SPHBM4的出现，更多是为AI等对带宽和容量有更高要求，但对成本敏感度也逐步提升的特定市场，提供了一个更具性价比的选择。

新媒网（公号: 新媒网跨境发布），是一个专业的跨境电商、游戏、支付、贸易和广告社区平台，为百万跨境人传递最新的海外淘金精准资讯情报。

本文来源：新媒网 https://nmedialink.com/posts/global-semi-sphbm4-std-ai-chip-4x-capacity.html