欧美半导体新纪元！SPHBM4内存引脚降至512，AI算力成本大降！

内存技术领域，一项名为“标准封装高带宽内存4”（SPHBM4）的新兴串行技术正引起广泛关注。新媒网跨境了解到，这项技术旨在显著降低高带宽内存（HBM）的制造成本，同时不牺牲其卓越的性能表现，但其应用场景仍将聚焦于数据中心和高性能计算领域，与消费级个人电脑市场无缘。

高带宽内存（HBM）自问世以来，以其极宽的并行接口而著称，这一设计在带来强大带宽的同时，也对其性能和成本构成了显著限制。当前，HBM3技术采用1024个引脚，这一数量已经接近硅中介层和先进封装技术的极限。为应对这些挑战，JEDEC固态技术协会（JEDEC Solid State Technology Association）正在积极开发SPHBM4，寻求通过减少物理接口宽度，同时保持总吞吐量不变的方式，实现技术创新。

HBM4接口在标准规范中，将HBM3的接口宽度翻倍至2048个引脚，通过每个触点传输数字信号，以提升整体吞吐量。这种线性扩展带宽的方法虽然有效，但其带来的布线复杂性、对基板材料的更高要求以及制造成本的激增，已成为系统设计者面临的突出问题。而即将推出的SPHBM4器件，则采取了截然不同的策略。它将引脚数量大幅削减至512个，并通过4:1的串行化技术，结合更高的信令频率来实现数据传输。这意味着，在带宽表现上，一个SPHBM4引脚预计能够承担四个HBM4引脚的等效工作负载。

这种技术路径的转变，将复杂性从物理引脚数量转移至信令技术和基座逻辑芯片设计。减少引脚数量直接带来的好处是触点间距可以更宽，从而为封装选择提供了更大的灵活性。JEDEC协会明确指出，这种宽松的凸点间距使得SPHBM4能够连接到成本更低的有机基板，而非传统的硅中介层。

在当前的技术背景下，硅基板能够支持极高的互连密度，其布线间距通常在10微米以上。相比之下，有机基板的间距通常接近20微米，但其制造成本远低于硅基板。这意味着，连接内存堆栈、其基座逻辑芯片和加速器之间的中介层，将能够从硅基设计转向更具成本效益的有机基板设计。新媒网跨境获悉，这一转变是SPHBM4降低整体成本的关键所在。

在内存容量方面，HBM4和SPHBM4器件预计将提供相同的每堆栈内存容量，至少在规范层面是如此。然而，有机基板的运用为SPHBM4带来了新的优势：它允许加速器和内存堆栈之间的通道长度更长。这种配置可能使得每个封装可以集成更多的SPHBM4内存堆栈，从而与传统的HBM4布局相比，潜在地增加了总内存容量。要实现这一目标，需要重新设计基座逻辑芯片，因为SPHBM4内存堆栈相对于HBM4，其引脚数量减少了四分之一。

需要明确的是，高带宽内存（HBM）并非通用内存，其设计初衷也并非面向消费级系统。它的应用场景一直集中在人工智能加速器、高性能计算（HPC）以及超大规模数据中心中使用的图形处理器（GPU）等领域。在这些大规模部署的场景中，内存带宽直接影响着收入效率，因此，对昂贵内存技术的持续投资是合理的。SPHBM4的出现并不会改变这一使用模式，它在保持HBM级别带宽和容量的同时，主要优化的是对超大规模部署至关重要的系统级成本结构。

尽管SPHBM4技术在降低成本方面有所提及，但这并不预示着它将进入消费级内存市场。即使采用了有机基板，SPHBM4仍然属于堆叠式内存，需要专门的基座逻辑芯片，并与加速器紧密耦合。这些特性与基于DIMM（双列直插内存模块）的消费级内存架构、市场价格预期以及主板设计均不兼容。因此，SPHBM4所实现的任何成本降低，都将仅限于HBM生态系统内部，而非扩展至更广泛的内存市场。

为了使SPHBM4成为一个可行的标准，它需要得到主要供应商的广泛支持。JEDEC董事会主席Mian Quddus表示：“JEDEC成员正在积极制定标准，这些标准将定义用于人工智能数据中心的下一代模块。”目前，包括美国美光（Micron）、韩国三星（Samsung）和韩国SK海力士（SK Hynix）在内的主要内存供应商都是JEDEC的成员，并且已经在开发HBM4E技术。芯片互连解决方案公司Eliyan也表示：“我们的#NuLink D2D/D2M互连解决方案已展示出在标准封装中实现4TB/s带宽的能力，这达到了HBM4标准所需带宽的两倍，因此我们期待利用JEDEC在SPHBM4方面所做的工作……”这些积极的表态预示着SPHBM4有望获得行业内的广泛采纳和发展。

新媒网（公号: 新媒网跨境发布），是一个专业的跨境电商、游戏、支付、贸易和广告社区平台，为百万跨境人传递最新的海外淘金精准资讯情报。

本文来源：新媒网 https://nmedialink.com/posts/sphbm4-512-pin-memory-for-cheaper-ai.html